ILC反応点・飛跡検出器の 技術開発

'10 1/23 田窪洋介 (東北大理)

バーテックス検出器と飛跡検出器

ILD

ILC測定器技術

- バーテックス検出器(VTX)
 - > ILD: CMOS, DEPFET, FPCCD, (ISIS, 3D)
 - > SiD: CCD, DEPFET, MAPs, (3D)
- •飛跡検出器
 - > ILD: TPC
 - > SiD: シリコン・ストリップ

VTXと飛跡検出器の測定器 技術を紹介します



バーテックス検出器への要求

<u>VTX検出器への要求性能</u>

- •崩壊点分解能: 5⊕10/(pβ sin^{3/2}θ) μm
 - » ヒット点当たりの位置分解能: 3μm
- •低物質量:~10⁻³ X₀/layer



- •低消費電力:エレキまで含めて100W以内
- ・ピクセル占有率:数%以下

→ビーム衝突による電子・陽電子ペアがB.G.となる

> 1トレイン分のヒットを保持すると、20µm角のピクセル・ サイズでは占有率が~50%になる ← VTXにとって大問題



VTX検出器はピクセル占有率の 克服が大きな技術課題

ピクセル占有率への処方箋

<u>2つのアプローチ</u>

・ピクセル・サイズを小さくする (FPCCD)

▶ 5µm角にするとピクセル占有率は3%程度

トレイン中に何回か読み出す(CMOS, DEPFET, ISIS, MAPs)
 20回読み出せばピクセル占有率は3%程度

いくつかの検出器グループが開発を行っているが、 どのグループも技術確立まで到達していない

→開発状況を紹介します。 (FPCCD, CMOS, DEPFET)

FPCCD(Fine Pixel CCD)

<u>FPCCDバーテックス検出器</u>

- ・ピクセル・サイズ: $5 \times 5 \mu m^2$
- 有感領域の厚み : 15µm → 全空乏化している
- 総読み出しチャンネル数:~6,000
 > 20,000 x 128 pix/ch
 - ▶ 総ピクセル数: ~10¹⁰
 - > 読み出し速度: 10 Mpix/s
- 高速読み出しを実現するため水平転送レジスタが有感領域に埋め込まれている

> 水平転送レジスタも荷電粒子に有感

• KEK, 東北、JAXAが開発を進めている





FPCCDの特徴

- ・トレイン間の読み出しを行うのでビーム由来 全の雑音を回避できる
- ピクセル・サイズが5μmなのでデジタル読み出しでも1.4μmの位置分解能を持つ
- ・有感領域が全空乏化しているので優れた2粒
 子分離能力を持つ
- パワー・パルシングをしないのでローレンツカ
 による振動を心配しなくてよい
- トラックの入射方向の情報を用いてBGを除去
 ▶ピクセル占有率を解析処理で低減できる







FPCCDの開発状況

<u>プロトタイプの開発状況</u>

- ピクセル・サイズ: 12 x 12 μm²
- 有感層が全空乏化していることを確認
- ・'09年度中にピクセル・サイズが6 x 6 μm²
 の試作作品が完成予定
- ・ '08年度にASICの試作品第1号も作成
 - > FPCCDの読み出し試験を行っている







FPCCDの到達点と課題

(ほぼ)達成された課題

- 5µmのピクセル・サイズ → '09年度6µmに到達
- 有感領域の全空乏化
- •荷電粒子に有感な水平転送レジスタを受光面に埋め込む

<u>今後の課題</u>

- ・読み出し速度 > 10Mpix/s]
- ・消費電力 < 10mW/ch
 <p>¹/₁0年度に作成するASICで検証する
- ・雑音レベル < 50e 」
- ・実機サイズのウェハーの開発 (20 x 125 mm²)
- 低物質量化

> ウェファーの貼り付け方法や低物資量ラダーの開発研究

• 冷却システムの開発 (~-40度)

CMOSピクセル検出器

<u>CMOSピクセル検出器</u>

- ・センサーとASICを一つのチップに搭載
- ピクセル・サイズ: 10 x 25 μm²
- ・IPHC(フランス)を中心に開発が進行 <u>技術課題</u>
- •ASICを組み込みつつのピクセルの小型化
- ・読み出し速度

> 1ラインの読み出し時間: 25µs (現在: 100µs)

- ・パワー・パルシングによる振動
- ・ ピクセル内の熱源によるラダーの変形
- •読み出し中のビーム由来の雑音



CMOS検出器の試作品

DEPFET

ILC-DEPFET

- ピクセル・サイズ: 25 x 25 μm²
- ・有感領域の厚み: 50 μm (全空乏化)
- ・室温でもSNが良い(目標: S/N=20-40)
- MPIが中心に開発を進めている

<u>技術課題</u>

- ・読み出し速度: 50ns/2row
 > 現在: 320ns/2row
- ・パワー・パルシングによる振動
- 読み出し中のビーム由来の雑音

Belle-IIのDEPFETとの違いを紹介します





DEPFET: ILCとBelle-IIの比較

- ・ピクセル・サイズ
 - > ILC: 分解能達成にはピクセルを小さくする必要がある。
 - \rightarrow ILC: 25 x 25 μ m², Belle-II: 50 x 75 μ m²
- ・読み出し時間:
 - > ILCの方がピクセル・サイズが小さく、ラダーが長い
 - \rightarrow ILC: 50 ns/2row, Belle-II: 80 ns/4row
- 放射線量
 - > Belle-IIの方がビーム・バックグランドが大きい
 - → ILC: <100 krad/year, Belle-II: >1 Mrad/year

Belle-IIにおける開発をばねにILCの開発を推進する

飛跡検出器

飛跡検出器への要求

- 飛跡検出器への要求性能
- すぐれた運動量分解能: σ(1/pt) ~ 10⁻⁴ GeV⁻¹
 - > VTX等も含めた全運動量分解能: σ(1/pt) = 2 x 10⁻⁵ GeV⁻¹
- ・低物質量:4%(バレル)、15%放射長以内(エンドキャップ)

- <u>2つの検出器オプション</u>
- MPGD TPC (ILD)
 > σ~50-100µm
 > ~200点の位置測定
- ・低物質シリコン・トラッカー (SiD)
 - » σ~10µm
 - ▶~5点の位置測定

MPGD-TPC

<u>MWPCでは駄目な理由</u>

- ExB効果で位置分解能が達成できない
- ワイヤーの支持構造が大きな不感領域となる
- シンク分離に限界がある
 MPGD (Micro pattern gas detector)
- **ILCにおけるMPGD-TPC**
- MPGDのオプション: GEM, Micromegas
- ・読み出しのオプション:
 - > アナログ: 通常のパッド読み出し
 - > デジタル: Ingrid Timepix

それぞれの開発状況を紹介します。





GEM-TPC

<u>GEM-TPC</u>

- ・2段構成のGEMモジュールで増幅
 - ≻ 穴の直径: 70µm
 - » ピッチ: 140μm
 - » 厚み: 100µm
- イオン還流を抑制するためにゲート
 GEMを使用
- 読み出しパッド: 1.2 x 5.2mm²
- 読み出しASICでデジタル化まで行う
 エンド・プレートに表面実装(2012 年完成予定)
- •日本を中心に国際共同研究で開発を 進めている





GEM-TPCの大型プロトタイプ

<u>大型プロトタイプの開発</u>

- ・大型プロトタイプの開発を進めている
 ▶ 直径: 70cm、長さ: 60cm
 ▶ 読み出しチャンネル: 10,000
- ・プロトタイプ用にフィールドケージを開発
- ・KEKの超電導磁石による1Tの磁場を使用
- ・'09年からDESYでビームテストを行っている
 ▶ 目標の位置分解能(100µm)を達成
- ・'12年中に表面実装型技術の完成



Micromegas-TPC

Micoromegas-TPC

- •メッシュ間隔: 50µm
- 読み出しパッド間隔: 3mm
- •高抵抗アノード:~5MΩ/□
- Saclayが中心に開発を進めている
- ・'09年にGEM-TPCと一緒にDESYにてビーム テストを行っている

>目標の位置分解能(100µm)を達成

<u>今後の課題</u>

- 読み出しASICの開発
- 高抵抗アノードの技術確立







Ingrid timepix TPC

Ingrid timepix TPC

- ・メッシュ、ピラー、ピクセル読み出しを半導体プロ セスで一体成型
- NIKHEFで開発
- ・ピクセル・サイズはアバランシュ程度(~50µm)
- ガス増幅ゆらぎによる分解能の悪化がない
- 斜め入射に対する位置分解能の悪化がない

理論上最高の分解能が得られる検出器

- しかし、技術課題はまだまだ多い
- 放電による読み出しパッドの損傷の抑制
- 背面読み出し方法の開発





ILC-TPC特有の技術課題と処方箋

技術課題

- •エンド・キャップの低物質量化
- ・エンド・キャップの冷却

▶ かつてない高密度の読み出しによる 発熱が問題となる

- > パワー・パルシングしないと45kW
- •イオン還流の抑制

> TPCでは以前から問題となっている



高機能エンド・プレートとゲートGEM について紹介します。

TPCの2大開発課題

• 高機能エンド・プレート

> 低物質量を実現するためには表面実装 が必要

> TPC電源供給、ASICの電源供給と信号 伝達と冷却機能、パワースイッチング

ゲートGEM

> 信号電子の透過率を維持しながら2次イ オンを効率的に吸収しなければならない

> シミュレーションでの評価も急務





日本が中心に高機能エンド・プレートとゲート・モジュールの技術開発を進めている。

シリコン・トラッカー

- SiDの中央飛跡検出器として採用されている
 > ILDにも使用するので共同で開発を進めている
- ストリップ間隔: 25µm(\$), 50µm(Z)
- レイヤー数:5
- ・物質量: 0.8% X₀/レイヤー
- ・検出器自身でバンチIDが可能
- '07年に試作センサーを作成 by 浜ホト
- ・低物質構造体と読み出しASICの開発が必要
- •パワー・パルシングの技術確立が必要





VTX/飛跡検出器開発のまとめ

- バーテックス検出器
- ・ILCではいくつかの技術が提案されている
 - ▶ FPCCD: 5µm角のピクセルで1回の読み出し
 - ▶ CMOS, DEPFET: 20µm角のピクセルで20回程度の読 み出し
- ・どのグループも技術確立に到達しておらず、まだまだ開発
 要素が多い

飛跡検出器

- ・TPCとシリコン・ストリップの2つのアプローチがある
- TPCは大型プロトタイプの開発が進んでおり、2012年にまでに要素開発の完了を目指している。
- ・シリコン・ストリップは読み出しASICの開発等が必要